### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 60080313 A

COPYRIGHT: (C)1985,JPO&Japio

(43) Date of publication of application: 08.05.85


# (54) VOLTAGE COMPARATOR CIRCUIT

### (57) Abstract:

74

PURPOSE: To obtain a voltage comparator circuit with high accuracy by constituting the comparator circuit that an output terminal of a differential amplifier and an input terminal of a latch circuit are connected through a capacitor, an inverter and a switch short-circuiting the inverter.

CONSTITUTION: When the comparator circuit is brought into standby by impressing a voltage to a terminal 32 with switches 34, 38, 39 closed and a switch 33 opened, each output voltage of a differential amplifier 35, that is, a voltage difference between an offset voltage and a threshold voltage of the inverters 40, 41 is stored respectively in capacitors 36, 37. Thus, in comparing a voltage while inverting the switches, since the stored voltage is subtracted from each output of the differential amplifier 35, the voltage comparison with high accuracy is conducted. Since the other electrode of the capacitors 36, 37 is biased by the threshold voltage of the inverter of the next stage at standby, the optimum operating point of the inverters is set and any bias circuit for the capacitors is not required.



		-
	<i>!</i>	
	•	
	4	



JP60080313 Biblio Page 1 Drawing















# **VOLTAGE COMPARATOR CIRCUIT**

Patent Number: JP60080313 Publication date: 1985-05-08

Inventor(s): SHIBATA TOORU Applicant(s): NIPPON DENKI KK

Requested Patent: JP60080313

Application Number: JP19830188182 19831007

Priority Number(s):

IPC Classification: H03K3/02

EC Classification: Equivalents:

### **Abstract**

PURPOSE:To obtain a voltage comparator circuit with high accuracy by constituting the comparator circuit that an output terminal of a differential amplifier and an input terminal of a latch circuit are connected through a capacitor, an inverter and a switch short-circuiting the inverter.

CONSTITUTION: When the comparator circuit is brought into standby by impressing a voltage to a terminal 32 with switches 34, 38, 39 closed and a switch 33 opened, each output voltage of a differential amplifier 35, that is, a voltage difference between an offset voltage and a threshold voltage of the inverters 40, 41 is stored respectively in capacitors 36, 37. Thus, in comparing a voltage while inverting the switches, since the stored voltage is subtracted from each output of the differential amplifier 35, the voltage comparison with high accuracy is conducted. Since the other electrode of the capacitors 36, 37 is biased by the threshold voltage of the inverter of the next stage at standby, the optimum operating point of the inverters is set and any bias circuit for the capacitors is not required.

Data supplied from the esp@cenet database - 12

99日本国特許庁(JP)

10 特許出願公開

# 四公開特許公報(A)

昭60-80313

(a) Int.Cl. 4 H 03 K 3/02

識別記号 广内整理番号

8425-5 J

❸公開 昭和60年(1985)5月8日

審査請求 未請求 発明の数 1 (全4頁)

◎発明の名称 電圧比較回路

②特 類 昭58-188182

②出 願 昭58(1983)10月7日

②発明者 柴田

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

⑦出 願 人 日本電気株式会社
②代 理 人 弁理士 内 原 晋

明細

1. 発明の名称 飯圧比較回路

## 2. 特許辦求の転出

第1のスイッチの一方の端子を第1の新点に形に 続し、他方の端子を差動堆幅器の第1入力端子に 機就すると共に第2のスイッチの一方の端子を接動地 点に、第2のスイッチの他方のは子を前配差動地 点に接続し、前配差動増幅器の第1出力端子を第2のコンデンサの一方の電極に接続し、第2出力が 子を第2のコンデンサの他方の電極に接続し、第2出力 子を第2のコンデンサの他方の電極に接続し、チの 一方の端子に接続すると共に第1のインパータの 後を第4のスイッチの一方の端子に接続し、第2の 大力端子に接続し、第2のコンデンサの他方の は第2のインパータの入力端子に接続し、第3の スイッチの他方の端子を第1のインパータの出 スイッチの他方の端子を第1のインパータの出力 端子に接続すると共にラッチ回路の第1入力端子 に接続し、第4のスイッチの他方の端子を第2の インパータの出力端子に接続すると共に前記ラッ チ回路の第2入力端子に接続し、前記ラッチ回路 の出力端子を第3の節点に接続することを特徴と する電圧比較回路。

### 3. 発明の詳細な説明

本発明は、差動地偏器を主体化し群成され、さらにそのオフセット電圧を補償する機能を有する 電圧比較回路に関するものである。

従来用いられてきたとの概の質圧比較回路の一例を第1図に示す。第1図に示した回路は、第1のスイッチの一方の端子を第1の節点に接続し他方の端子を第1の差動増幅器の第1入力端子に接続し、第1の差動増幅器の第2入力端子を第2の節点に接続し、第2のスイッチの一方の端子を前記第1入力端子に接続し、他方の端子を前記第2入力端子に接続し、第1のコンデンサの一方の電極を第1の差動地端器の第1出力端子に接続し、他

## 特開昭60-80313(3)

第2のスイッチの一方の端子を前配第1入力端子 に接続し他方の端子を前記第2入力端子に接続し、 第1のコンデンサの一方の電極を前配差動増幅器 の第1出力端子に接続し、他方の電板を第1のイ ンパータの入力端子に接続し、第2のコンデンサ の一方の電極を前記差動増幅器の第2出力端子に 接続し他方の電極を第2のインパータの入力端子 に接続し、第3のスイッチの一方の端子を第1の インパータの入力端子に接続し他方の端子を第1 のインパークの出力端子に接続させると共にラッ チ回路の第1の入力端子に接続し、第4のスイッ チの一方の強子を第2のインパータの入力端子に 接続し他方の端子を第2のインバータの出力端子 に接続させると共にラッチ回路の第2の入力端子 に接続し、ラッチ回路の出力端子を第3の節点に 接続している。まず、スイッチ34,38, および 39を閉じ、スイッチ33を開いたスタンパイ状 態において、節点32に任意の電圧を印加すると、 コンデンサ36には差動増幅器35の一方の出力 電圧とインパータ40のスレッショルド電圧との

差電圧が蓄積され、コンデンサ37には差動増幅 器35の他方の出力電圧とインパータ41のスレ ッショルド電圧との差電圧が蓄積されれる。との ととは、差動増幅器35にオフセット衛圧が生じ た場合コンデンサ36、および37にそのオフセ ット電圧を配憶させると同時に、インパータ40, および41のスレッショルド亀圧が異なる場合酶 者のスレッショルド電圧の差もコンデンサ36, および37に配憶させることになる。インパータ 40,および41のスレッショルド電圧が異なる ととは、第1図についていえば差動増幅器20に オフセット電圧が生じるととに相当するので、そ のスレッショルド電圧の差を記憶させることは差 動増幅器20のオフセット似圧を配慮させること に相当する。次に、スイッチ34,38. および39 を開き、スイッチ33を閉じた動作状態において、 節点31,および32に比較電圧、および被比較 電圧が印加されると、筋点31および32間の差 **算圧の利得倍された電圧が差動増幅器35の出力** 端子に現われる。との出力端子に現われた健圧に

は差動増幅器 3 5 のオフセット電圧も含まれるが、コンデンサ 3 6、 および 3 7 には、スタンパイ状態において、そのオフセット電圧及びインパータ 4 0 , および 4 1 のスレッショルド電圧の差が配憶されているので、差動増幅器 3 5 の出力端子に現われた電圧からそれらが差し引かれた電圧がインパータ 4 0 および 4 1 の入力端子に印加される。 いいかえれば、インパータ 4 0 , および 4 1 の入力端子に印加される間圧は、それぞれ、それ自身のスレッショルド電圧を基準に振幅する差動電圧となる。インパータ 4 0 および 4 1 の出力電圧はラッチ 回路 4 2 によりラッチされ、その結果出力端子 4 3 には、はigh レベルあるいは Low レベルの出力信号が現われる。

また、この回路では、スタンパイ状態においてコンデンサ36および37の一方の電板は、次段のインパータのスレッショルド毎圧にパイアスされるので他にパイアス回路を設ける必要がなく回路構成が網単となる。さらに、インパータの動作点はそれ自身のスレッショルド電圧という最適点

に設定される。

以上、図面を用いて詳細に説明した如く本発明 を用いれば構成が簡単で、かつ、きわめて精度の 高い電圧比較回路を得ることができる。


### 4. 図面の簡単な説明

第1図は、従来用いられている電圧比較回路の 動作を説明するための説明図、第2図は、本発明 の一実施例の説明図をそれぞれ示す。

13,14,18,19,33,34,38,39 ……スイッチ、15,20,35 ……差動増幅器、21,42 ……ラッチ回路、40,41 ……インパータ、16,17,36,37 ……コンデンサ。

代理人 弁理士 内 原





方の電極を第2の差動増幅器の第1入力端子に接続し、第2のコンデンサの一方の電極を第1の差動増幅器の第2出力端子に接続し他方の電極を第
2の差動増幅器の第2入力端子に接続し、第3のスイッチの一方の端子を第2の差動増幅器の第1入力端子に接続し他方の端子を接地し、第4のスイッチの一方の端子を第2の差動増幅器の第2入力端子に接続し他方の端子を接続し、第2の差動増幅器の第1、および第2出力端子をそれぞれラッチ回路の第1、および第2の入力端子に接続し、ラッチ回路の出力端子を第3の節点に接続する、という構成になっている。

以下、との回路の動作を第1図を用いつつ簡単に説明する。スイッチ14,18, および19を閉じ、スイッチ13を開いたスタンパイ状態において、節点12に任意の似圧を印加すると、コンデンサ16および17には、それぞれ差黙増幅器15の出力電圧が書称される。とれは、差動増幅器15にオフセット電圧が生じた場合、コンデンサ16,および17にそのオフセット電圧を記憶させたと

'とに等しい。次にスイッチ14,18,および19を 開き、スイッチ13を閉じた動作状態において、 節点11,および12に比較電圧、および被比較 電圧がそれぞれ印加されると、節点11,および 12間の差電圧の利得倍された電圧が差動増幅器 15の出力端子に現われる。実際その出力端子に 現われる低圧には、差動増幅器15のオフセット 電圧が含まれるが、コンデンサ16 , および17 には、スタンパイ状態において、そのオフセット 電圧が配憶されているので、差動増幅器20の入 力端子には、差動増幅器15の出力端子に現われ た電圧から差動堆幅器15のオフセット電圧が差 し引かれた似圧が印加される。差動増幅器20の 入力端子に印加された電圧は、差動増幅器20亿 より増幅され、ラッチ回路21によりラッチされ、 その結果出力端子22には、High レベルあるい にLow レペルの出力信号が現われる。以上述ペ たように、第1図に示した従来用いられている回 路は、差動準幅器5のオフセット電圧を消去する ことができるといり利点を有している反面、次の

ような欠点も有している。

- 差動増幅器20のオフセット電圧を消去することができない。
- スタンパイ状態において、コンデンサ16, 17の一方の散骸をある任意の点にパイアス しなけれはならないが、このため差動増幅器 20を、このパイアス点において最適な動作 点が得られるより設計しなければならず設計 する際一つの制限となる。
- 3. スタンバイ状態において、コンデンサ16. および17の一方の電板を接地レベル以外の 点にパイアスする場合には、新たに電源を設けなければならず案子数の増加を招く。

本発明は、以上述べた欠点を改善すべく発明されたものである。

本発明の特徴は、第1のスイッチの一方の端子を第1の節点に接続し、他方の端子を差動増福器の第1入力端子に接続すると共に第2のスイッチの一方の端子に接続し、第2のスイッチの他方の端子を前記差動増幅器の第2入力端子に接続する

と共に第2の節点に接続し、前魲差動増幅器の第 1出力端子を第1のコンデンサの一方の電極に接 続し、第2出力端子を第2のコンデンサの一方の 電極に接続し、第1のコンデンサの他方の電極を 第3のスイッチの一方の端子に接続すると共に第 1のインパータの入力端子に接続し、第2のコン デンサの他方の電極を第4のスイッチの一方の端 子に接続すると共に第2のインパータの入力端子 に接続し、第3のスイッチの他方の端子を第1の インパータの出力端子に接続すると共にラッチ回 路の第1入力端子に接続し、第4のスイッチの他・ 方の端子を第2のインパータの出力端子に接続す ると共に前配ラッチ回路の第2入力端子に接続し、 前記ラッチ回路の出力端子を第3の節点に接続す る電圧比較回路にある。以下図面を用いつつ本発 明の実施例を詳細に説明する。

第2図は本発明の一実施例の説明図であり、第 1のスイッチの一方の端子を第1の節点に接続し 他方の端子を差動増編器の第1入力端子に接続し、 差動増編器の第2入力端子を第2の節点に接続し、